未上市股票詢價 0903-071-871 陳先生
益華推Tensilica Vision C5 DSP
益華電腦（Cadence）推出Cadence Tensilica Vision C5 DSP，是業界首創的獨立自含式神經網路DSP IP核心，以滿足神經網路的高運算需求，並被優化使用在視覺、雷達/光達及融合感測器等應用領域上。Vision C5 DSP主攻汽車、監控、無人機及行動/穿戴式裝置市場，提供每秒1TMAC運算能力，可獨立執行所有神經網路運算任務。
Vision C5 DSP採用專門針對神經網路優化的DSP架構，可加速所有神經網路運算層（卷積、全連接、池化及標準化），並非只有卷積功能。如此一來，可使主要視覺/圖像DSP獨立執行影像強化應用程式，而由Vision C5 DSP執行神經網路任務。Vision C5 DSP藉由消除神經網路 DSP與主要視覺/影像DSP之間的外來資料移動，而提供相較現有神經網路加速器更低功率的解決方案，同時提供簡單的神經網路單處理器編程模型。
Vision C5 DSP是具備靈活性且能夠滿足未來需求的解決方案，支援可變核心大小、深度和輸入尺寸，並包含多種係數壓縮/解壓技術，且可隨時加入最新開發的層體。所附帶的Cadence神經網路對映器工具組（Mapper Toolset）可運用全方位的人工優化神經網路程式庫功能，將所有用Caffe及TensorFlow等工具訓練的神經網路對映成可執行且高度優化的Vision C5 DSP碼。益華電腦網址：www.cadence.com/go/visionc5。
益華推RAK 提升VR與AR體驗
全球電子設計創新領導廠商益華電腦（Cadence）宣布推出快速採用套件（RAK），此套件是以ARM用於設計ARM Cortex-A73中央處理器（CPU）及ARM Mali-G71繪圖處理器（GPU）的內部流程為基礎，且將有助於2017年旗艦行動裝置上提升虛擬實境（VR）及擴增實境（AR）體驗。
在此過程中，Cadence與ARM亦運用Cadence數位實現與簽核工具協力開發10nm方法論。此外，Cadence更與ARM密切合作，為RAK提供軟體技術及製程設計套件（PDK）更新，協助加快設計收斂並優化PPA成果，讓工程師能夠在持續更新的基礎上設計出最高效能且最具能量效益的行動裝置。
除RAK之外，Cadence亦推出為系統、子系統與IP驗證、效能優化及軟體致能等增加產能的方案。此RAK可運用ARM Cortex-A73處理器及ARM Mali-G71 GPU的最高效能ARM ArtisanR實體IP及ARM POP IP，幫助設計人員滿足積極的處理器功率、效能與面積（PPA）目標。
Cadence資深副總裁暨數位與簽核及系統與驗證事業群總經理Anirudh Devgan博士表示，該公司與ARM密切合作，共同以ARM Cortex-A73 CPU及ARM Mali-G71 GPU優化其先進數位實現與簽核解決方案及系統設計與驗證工具，讓行動客戶可立即進行設計。並已完整測試這套RAK，設計人員可以採用此項新技術協助產品的加速上市。
益華訊號處理器 授權瑞昱使用
電子設計自動化軟體大廠益華電腦（Cadence）與網通晶片大廠瑞昱共同宣布，瑞昱已獲授權使用Cadence Tensilica Fusion數位訊號處理器（DSP）於情境感知中樞晶片（Context Hub chip）內支援超低功率功能。
瑞昱與Cadence的軟體夥伴CyweeMotion和Cyberon合作，分別將其感測器融合及聲源觸發全時待命（voice-trigger always-on）功能，整合於瑞昱的RTS3110╱RTS3111晶片。此項解決方案特別適合無縫整合於所有智慧型手機、平板電腦或穿戴裝置。
瑞昱的RTS3110╱RTS3111情境感知中樞晶片，是具備高度整合性的動作與音源感測解決方案，效能卓越且耗電量低，因此特別適合用於行動裝置。其內嵌Fusion DSP及瑞昱語音活動偵測（VAD），可進行動作感測及聲源喚醒及識別偵測。
藉由將動作功能與聲源功能結合於單一晶片，能夠大幅降低全時待命動作與聲源感測應用的系統設計複雜度。瑞昱新款晶片的問世，讓系統OEM商能夠充分利用Fusion DSP的超低功率優點，卻無需犧牲效能。
Tensilica Fusion DSP是以Xtensa處理器架構為基礎的可授權半導體矽智財（IP）核心，具有高度可配置性及規模調整性，符合低功耗物聯網（IoT）應用需求，包括隨時聽命功能。
瑞昱副總經理黃依瑋表示，隨著行動產業持續演進，必須善用智慧型感測器管理技術，以更精密的功能特性來跟上消費者的需求。瑞昱與Cadence軟體夥伴合作，整合Tensilica Fusion數位訊號處理器優化全時待命感測功能，為從事智慧型手機、平板電腦、穿戴裝置開發的業者提供這些特性。瑞昱的情境感知中樞晶片將能夠透過單一晶片解決方案簡化低功耗設計的實施，提供全時待命動作及音源感測。
Cadence Genus合成解決方案 提升RTL效能
益華電腦（Cadence）推出新世代暫存器轉移層次（RTL）合成與實體合成引擎—Cadence Genus合成解決方案，用於解決RTL設計所面臨的生產力難題。
Genus合成解決方案採用多層次大規模平行架構，使合成周轉時間加速高達5倍並線性擴充至1千萬instances以上大的設計。Genus合成解決方案的主要功能與特色包括：大規模平行架構：此軟體可於多重核心與機器之間執行時序驅動型分散式合成作業，合成流程中所有主要步驟均能有效運用多部機器與各機器中的多重CPU核心。
實體意識內容生成：設計中任何子集的完整時序與實體內容均可擷取，並於全面考量晶片層次時序與布局之下用於驅動RTL單元層次合成作業，藉此大幅減低晶片層次與單元層次合成周期的反覆率。
透過Innovus設計實現系統整合全域繞線作業：Genus合成解決方案與Cadence Innovus設計實現系統的結合，共同將時序驅動型全域繞線器運行速度提升4倍，使合成至布局與繞線期間，時序與線長的關聯性緊縮至5％以內。全域解析式架構層次PPA最佳化作業：解決方案中採用最新資料路徑最佳化引擎，可考量全盤設計中多種不同資料路徑架構，再運用解析式解算器挑選可達成全域最佳化PPA的架構。
此引擎不僅可降低資料路徑面積達20％，更不會對性能造成任何影響。
公司簡介
Cadence是全球電子設計創新的巨擘，在當今的IC與電子產業扮演不可或缺的角色。其所提供的各項軟體與硬體、設計方法和服務，提供先進半導體產業、消費性電子、網際網路及通訊設備、電腦系統等產業最佳的設計與驗證解決方案。
Cadence總公司位於加州聖荷西市，並在全球各地設有營業處、設計中心和研究部門，以服務全球的電子產業客戶。有關公司、各項產品和服務的其它資訊，Cadence台灣於民國75年設立於新竹科學園區。
|
||||||||||||||||||||||||||||||||||||||
|
留言列表
